



UNIVERSIDADE FEDERAL DO MARANHÃO
CENTRO DE CIÊNCIAS EXATAS E TECNOLOGIA

**RELATÓRIO DE EXECUÇÃO 4: CONTADORES DIGITAIS DE
4 BITS COM MÚLTIPLOS MODOS DE OPERAÇÃO**

Alunos: Alexsandro Nogueira Costa Filho, Guilherme Roberto Matos Silva, Raynara Ribeiro
Alves, Maria Eduarda Pereira Lima

São Luís - MA
2026

1. PROJETO

Este relatório planeja e relata o desenvolvimento de um contador binário síncrono de 4 bits com quatro modos de contagem selecionáveis via chaves no software Logisim. Atualmente, o projeto encontra-se na fase de implementação prática, com os modos de contagem já funcionais. A iniciativa justifica-se pela consolidação de conceitos essenciais de eletrônica sequencial, como mapas de Karnaugh, equações de excitação de flip-flops e circuitos multiplexadores.

2. MODOS DE CONTAGEM


O circuito implementará cinco modos de contagem, selecionáveis pelas chaves S0 a S3. A tabela a seguir detalha cada modo:

Modo	Sequência	Nº Estados	Flip-Flops	Sel.
Crescente	0 → 1 → 2 → ... → 15	16	JK/D	S0
Decrescente	15 → 14 → ... → 0	16	JK/D	S1
Números Pares	0 → 2 → 4 → ... → 14	16	JK/D + Lóg.	S2
Números Ímpares	1 → 3 → 5 → ... → 15	16	JK/D + Lóg.	S3

A seguir um cronograma no formato gráfico de Gantt, de forma mais resumida dos passos a serem seguidos ao longo dos meses. Partindo do aprofundamento das pesquisas ao desenvolvimento dos circuitos e sua implementação.

Contadores binários de 4 bits

Grupo 3



Repositório GitHub: <https://github.com/Alexnugt/Projeto-contador-CD>

3. PROJETO DOS CIRCUITOS

Nesta seção, apresenta-se o desenvolvimento do projeto lógico que fundamenta a operação síncrona do contador de 4 bits em seus múltiplos modos. A metodologia de projeto

baseia-se na determinação dos diagramas de transição de estados e na estruturação de tabelas-verdade específicas para cada modo de operação (S_0 a S_3). A partir dessas tabelas e considerando a tabela de excitação dos *flip-flops* JK adotados na arquitetura, foram utilizados os mapas de Karnaugh para a minimização das funções booleanas. Esse processo garante a obtenção das equações simplificadas para as entradas de excitação J e K de cada um dos quatro flip-flops (FF_3 , FF_2 , FF_1 , FF_0), otimizando a lógica combinacional que será posteriormente integrada e selecionada via multiplexadores no ambiente Logisim.

3.1 Projeto combinacional crescente

Na tabela 1, observa-se o processo de construção da tabela de transição para o modo crescente em listar os dezesseis estados do contador em ordem binária de 0000 a 1111, onde cada linha representa o estado atual ($Q_3 Q_2 Q_1 Q_0$) e o próximo estado ($Q_3' Q_2' Q_1' Q_0'$).

Tabela 1 - Tabela de transição contador crescente.

Estado Atual ($Q_3Q_2Q_1Q_0$)	Próximo Estado ($Q_3+Q_2+Q_1+Q_0+$)	J3K3	J2K2	J1K1	J0K0	Num
0000	0001	0X	0X	0X	1X	0
0001	0010	0X	0X	1X	X1	1
0010	0011	0X	0X	X0	1X	2
0011	0100	0X	1X	X1	X1	3
0100	0101	0X	X0	0X	1X	4
0101	0110	0X	X0	1X	X1	5
0110	0111	0X	X0	X0	1X	6
0111	1000	1X	X1	X1	X1	7
1000	1001	X0	0X	0X	1X	8
1001	1010	X0	0X	1X	X1	9
1010	1011	X0	0X	X0	1X	10
1011	1100	X0	1X	X1	X1	11
1100	1101	X0	X0	0X	1X	12
1101	1110	X0	X0	1X	X1	13
1110	1111	X0	X0	X0	1X	14
1111	0000	X1	X1	X1	X1	15

Fonte: Autores, 2026.

A Tabela 2 apresenta o mapa de Karnaugh utilizado para simplificar as equações de excitação das entradas J0 e K0 do primeiro flip-flop.

Tabela 2 - Mapa K para J_0 e K_0

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	1	X	X	1
01	1	X	X	1
11	1	X	X	1
10	1	X	X	1

Fonte: Autores, 2026.

Tabela 3 - Mapa K para J_1 e K_1

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	0	1	X	X
01	0	1	X	X
11	0	1	X	X
10	0	1	X	X

Fonte: Autores, 2026.

Tabela 4 - Mapa K para J_2 e K_2

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	0	0	1	X
01	X	X	X	X
11	X	X	X	X
10	0	0	1	X

Fonte: Autores, 2026.

Tabela 5 - Mapa K para J_3 e K_3

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	0	0	0	0
01	0	0	1	X
11	X	X	X	X
10	X	X	X	X

Fonte: Autores, 2026.

4. IMPLEMENTAÇÃO NO LOGISIM

4.1 Arquitetura do Circuito


O circuito foi projetado com a seguinte arquitetura no Logisim:

- 4 Flip-Flops JK compartilhando um único sinal de clock síncrono;
- Blocos de lógica combinacional (portas AND, NOT e OR) para cada modo, gerando os sinais J e K de cada flip-flop;
- Multiplexadores (MUX) por flip-flop, responsáveis por selecionar qual conjunto de equações correspondente ao modo ativo é encaminhado às entradas J e K;
- Chaves S0 a S3 conectadas às entradas de seleção dos MUX;
- 4 saídas (Q3, Q2, Q1, Q0) conectadas a displays para visualização da contagem.

4.2 Estado atual da implementação

Até o momento da elaboração deste relatório, os modos crescente (S0), decrescente (S1), par (S2) e ímpar (S3) foram completamente implementados e integrados ao circuito base, conforme a figura 1. É possível identificar na figura os subcircuitos rotulados como ‘Contador Crescente’ e ‘Contador Decrescente’, os blocos MUX responsáveis pela seleção do modo, os quatro flip-flops JK ao centro e as saídas Q3 - Q0 à direita.

Figura 1 - Contador múltiplo.




Fonte: Autoria própria.

4.3 Lógica de seleção de modo

O seletor de modo foi implementado como um conjunto de MUX 2:1 encadeados para cada uma das entradas J e K dos quatro flip-flops. Apenas uma das chaves S0 - S3 deve estar em nível lógico alto por vez. O estado inválido, que significa mais de uma chave ativa simultaneamente, não possui comportamento garantido e será tratado com pull-down nas próximas revisões do circuito.

Figura 2 - Entradas J e K.




Fonte: Autoria própria.

5. SIMULAÇÃO DO CIRCUITO FÍSICO

A simulação do circuito físico constitui a etapa de transição e homologação essencial entre o modelo lógico puramente teórico e a futura montagem prática. Esta fase introduz no ambiente de software as restrições e características reais dos componentes que serão utilizados no hardware, tais como a pinagem exata dos circuitos integrados (CIs) das famílias TTL/CMOS, as limitações de interconexão e a distribuição dos barramentos de alimentação. O objetivo desta simulação preparatória é antecipar o comportamento dinâmico do contador síncrono sob condições que mimetizam a realidade física, permitindo a identificação precoce de conflitos de hardware, validação do posicionamento dos componentes e testes estressados de clock. Dessa forma, mitiga-se o risco de queima de semicondutores na protoboard e garante-se um roteiro visual seguro e otimizado para os processos de cabeamento e depuração em laboratório.

Figura 3 - Projeto de montagem física.



Fonte: Autoria própria.

6. CONCLUSÃO

O projeto encontra-se em andamento sem atrasos em relação ao cronograma estabelecido. As etapas de pesquisa teórica e projeto lógico foram concluídas, faltando as equações de excitação derivadas para três modos de contagem. A implementação no Logisim já está com os modos crescente e decrescente já funcionais, validando a arquitetura modular adotada baseada em flip-flops JK, lógica combinacional por modo e multiplexadores para seleção.